Neue Technologie und technische Details zu DDR4-SDRAM präsentiert
Obwohl Mikroprozessoren heute mit immer größeren Pufferspeichern ausgestattet sind, sorgen Arbeitsspeicher oder Hauptspeicher immer noch für zu lange Wartezeiten bei Computersystemen. Schnellerer DRAM (Dynamic Random Access Memory) könnte vor allem bei großen Servern mit vielen Chips und CPU-Kernen die Rechenleistung erhöhen.
Hybrid Memory Cube
Auf der Chip-Konferenz Hotchips in Stanford wurde eine mögliche Lösung vorgestellt, berichtet heise. Das US-amerikanische Technologie-Unternehmen Micron legt mit dem Hybrid Memory Cube, kurz HMC, einen Prototyp eines 128-GB-Bausteins vor. Für die Entwicklung eines fertigen Produkts dürften die Forscher allerdings noch einige Jahre brauchen.
DDR4 in Sicht
Aktuelle DDR3-Arbeitsspeicher sollen in näherer Zukunft zunächst von DDR4-Chips abgelöst werden. Bevor es soweit ist, präsentierte das Industriegremium Joint Electron Devices Engineering Council (JEDEC) einige technische Details zur neuen Speicherchip-Generation DDR4. Starten soll DDR4 mit bis zu 1,6 GHz Taktfrequenz und mit 800 MHz als DDR4-1600. Ein Update auf höhere Taktfrequenzen könnte, ähnlich wie es bei DDR3 war, folgen.
Trick ist Prefetching
Dank dem sogenannten Prefetching kann die externe Geschwindigkeit der SDRAM-Prozessoren erhöht werden, auch wenn sich die einzelnen Speicherzellen kaum schneller lesen oder beschreiben lassen. Von der Generation DDR-SDRAM, bei der die Adressierung auf zwei Speicherfelder (Banks) erfolgte, folgte die DDR2-Generation mit Zugriff auf vier Banks und DDR3 auf acht Banks. Ein achtfaches Prefetching findet auch bei DDR4 statt. Mit dem Unterschied, dass es sich um zwei oder vier "Bank Groups" handelt. Die Effizienz wird dadurch gesteigert, dass jede einzelne selbstständig die Operationen Activation, Read, Write oder Refresh ausführen kann.
Optimierungen
Eine weitere Verbesserung ist Dynamic Bus Inversion, kurz DBI, womit sich die Leistungsaufnahme und Signalqualität optimieren lässt. Dabei schreibt der Speicher-Controller vor, dass das Bitmuster auf dem Datenbus zu invertieren ist. Weitere Änderungen der DDR3-SDRAM-Generation will das Industriegremium JEDEC Mitte 2012 veröffentlichen. Wann die ersten Server- oder PC-Chips mit DDR4-Speicher-Controller auf
den Markt kommen, ist unklar. (red)
